Andrew Stankevich

Head of R&D Lab "Multiprocessor real-time systems" PhD in Сomputer Science, Associate Professor ☏  +375 17 293 89 46 🖂 stankevich@bsuir.by Google Scholar profile ResearchGate profile

FIELD OF EXPERTISE

• Design of high performance digital circuits using programmable logic devices.
• Hardware design of digital signal processing and cryptography IP cores for embedded systems.

TEACHING OF ACADEMIC DISCIPLINES

• Mathematical methods and algorithms in computer-aided design.
• Computer-aided design systems for electronic computing facilities.
• Applied cryptography.

EDUCATION

SUMMARY OF POSITIONS HELD

PUBLICATIONS, PATENTS AND OTHER SCIENTIFIC WORKS

MAJOR PAPERS PUBLISHED IN 2015-2020 

• Качинский, М. В. Организация и пропускная способность интерфейса PCI-e ускорительной платы Alveo U250 с управляющим компьютером / Качинский М. В., Петровский Н. А., Станкевич А. В. // Информационные технологии и системы 2020 (ИТС 2020) = Information Teсhnologies and Systems 2020 (ITS 2020) : материалы международной научной конференции, Минск, 18 ноября 2020 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол. : Л. Ю. Шилин [и др.]. – Минск, 2020. – С. 102–103.
• Качинский, М. В. Использование DSP блоков FPGA фирмы XILINX для реализации криптографических алгоритмов / М. В. Качинский, А. В. Станкевич, А. И. Шемаров // Технические средства защиты информации: тезисы докладов ХVIII Белорусско-российской научно – технической конференции, Минск, 9 июня 2020 г. / Белорусский государственный университет информатики и радиоэлектроники; редкол.: Т. В. Борботько [и др.]. – Минск, 2020. – С. 33 – 34.
• Станкевич, А. В. Процессор хэш-функции Salsa20/8 / Станкевич А. В. , Петровский Н. А. , Качинский М. В. // Информационные технологии и системы 2019 (ИТС 2019) = Information Teсhnologies and Systems 2019 (ITS 2019) : материалы международной научной конференции, Минск, 30 октября 2019 г. / Белорусский государственный университет информатики и радиоэлектроники; редкол. : Л. Ю. Шилин [и др.]. – Минск, 2019. – С. 146 – 147.
• Качинский, М. В. Высокопроизводительная реализация алгоритма DES на базе FPGA / М. В. Качинский, А. В. Станкевич, А. И. Шемаров // Технические средства защиты информации : тезисы докладов ХVII Белорусско-российской научно – технической конференции, Минск, 11 июня 2019 г. / Белорусский государственный университет информатики и радиоэлектроники; редкол. : Т. В. Борботько [и др.]. – Минск, 2019. – С. 34 – 35.
• Качинский, М. В. Проектирование цифровых устройств на интегральных микросхемах. Курсовое проектирование : пособие / М. В. Качинский, В. Ю. Герасимович, А. В. Станкевич. – Минск : БГУИР, 2018. – 67 с.
• Качинский, М. В. Конвейерный процессор хэш-функции SHA-256 / М. В. Качинский, А. В. Станкевич // Информационные технологии и системы 2018 (ИТС 2018) = Information Technologies and Systems 2018 (ITS 2018) : материалы международной научной конференции, Минск, 25 октября 2018 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол. : Л. Ю. Шилин [и др.]. – Минск, 2018. – С. 158 - 159.
• Качинский, М. В. Высокопроизводительная реализация криптографической хэш-функции SHA-256 на базе FPGA / М. В. Качинский, А. В. Станкевич // Технические средства защиты информации : тезисы докладов ХVI Белорусско-российской научно – технической конференции, Минск, 5 июня 2018 г. – Минск: БГУИР, 2017. – С. 47.
• Качинский, М. В. Реализация процессора формирования ключа PBKDF2 на базе FPGA / М. В. Качинский, А. В. Станкевич // Информационные технологии и системы 2017 (ИТС 2017) = Information Technologies and Systems 2017 (ITS 2017) : материалы междунар. науч. конф. (Республика Беларусь, Минск, 25 октября 2017 года) / редкол. : Л. Ю. Шилин [и др.]. – Минск : БГУИР, 2017. – С. 160 - 161.
• Петровский, Н. А. Параллельно-поточный процессор 2D трансформационного преобразования на основе кватернионного 4-полосного банка фильтров / Н. А. Петровский, А. В. Станкевич, А. А. Петровский // Труды 19-й международной конференции “Цифровая обработка сигналов и ее применение” (DSPA’2017). – Москва : Институт проблем управления им. В.А. Трапезникова РАН, 2017. - Т.2 – С. 612–618
• Качинский М. В. Конвейерная реализация алгоритма HMAC-SHA1 на базе FPGA / М. В. Качинский, А. В. Станкевич // Технические средства защиты информации: Тезисы докладов ХIV Белорусско-российской научно-технической конференции. ( Минск 25-26 мая 2016 г.). - Минск: БГУИР, 2016. – С. 57-58.
• Листопад, Е. В. Реализации процессов алгоритма SHA-1 на базе FPGA/Листопад, Е. В., Качинский, М. В., Станкевич, А. В. // Технические средства защиты информации: Тезисы докладов ХIII Белорусско-российской научно-технической конференции, 4–5 мая 2015 г., Минск. - Минск: БГУИР, 2015. - С. 69.
• Качинский М. В. Особенности реализации процессоров алгоритма криптографического хэширования sha-1 на базе fpga-кластеров / М. В. Качинский, Е. В. Листопад, А. А. Петровский, А. В. Станкевич // Информационные технологии и системы 2015 (ИТС 2015): материалы международной научной конференции (БГУИР, Минск, Беларусь, 28 октября 2015). - Information Technologies and Systems 2015 (ITS 2015): Proceeding of the International Conference (BSUIR, Minsk, Belarus, 28th October 2015) / редкол. : Л. Ю. Шилин [и др.]. – Минск: БГУИР, 2015. – С. 162-163
• Петровский, Н. А. CORDIC техника для фиксированного угла вращения в операции умножения кватернионов / Н. А. Петровский, А. В. Станкевич, А. А. Петровский // Информатика. — 2015. — № 48. — С. 85 – 108.